Nach YouTuber RedGamingTech denkt nun auch Twitterer Kopite7kimi in die Richtung, dass AMD bei seinem Design-Umsturz von Navi 31/32 hin zu weniger Ausführungseinheiten (auf höherer Taktrate) wahrscheinlich auch die Idee der Verteilung der Hardware-Einheiten auf zwei GCDs aufgegeben hat. Nach Meinung des Twitterers (sprich, dies ist kein Leak, sondern eine wohlfeile Annahme) ist die mit der kleineren Hardware-Ausrüstung erreichte Die-Fläche noch nicht so groß, dass man unbedingt zwei GCDs bräuchte – und somit wahrscheinlich wieder zurück zu einem GCD gegangen ist. Demzufolge würde auch die eigentliche MCM-Konstruktion von Navi 31/32 entfallen – zumindest sinngemäß, denn weiterhin stellen die MCDs mit dem Infinity Cache extra Chips dar. Aber die eigentlichen Ausführungseinheiten würden allesamt in einem einzigen Chip (GCD) zusammengefasst, womit der Kern des ursprünglichen MCM-Ansatzes fehlt.

I doubt that RDNA3 will use 2 GCDs with 3d stacking.
Because there is no need to use MCM for only 6 SEs.
Quelle:  Kopite7kimi @ Twitter am 7. Mai 2022
 
1GCD+6MCD, not 2GCDs.
Quelle:  Kopite7kimi @ Twitter am 9. Mai 2022
 
That would mean: 384 MB Infinity Cache for Navi 31 (6 x 64 MB).
Quelle:  3DCenter @ Twitter am 9. Mai 2022
 
That's my opinion.
Quelle:  Kopite7kimi @ Twitter am 9. Mai 2022

Möglicherweise spielt hier auch der genannte Wechsel der Hardware-Spezifikationen mit hinein: Ein klein wenig ineffizienter aus Sicht der Ausnutzung der Rechenleistung ist die Aufteilung auf mehrere GCDs immer. Wenn AMD nunmehr bei Navi 31/32 jeweils 20% weniger Hardware-Einheiten ansetzt, könnte gleichzeitig der Verzicht auf den eigentlichen MultiChip-Ansatz einen Teil dazu beitragen, dies wieder auszugleichen (den anderen Teil übernehmen die nunmehr geplanten höheren Taktraten). Navi 31 bleibt zwar technisch gesehen ein MultiChip-Konstrukt, da es neben dem einzelnen GCD weiterhin gleich 6 MCDs geben soll. Aber da selbige MCDs augenscheinlich alleinig den Infinity Cache tragen und damit wohl keine eigentlichen Hardware-Einheiten, sind Navi 31/32 zumindest sinngemäß keine MultiChip-Grafikchips mehr. Und damit würden sich "echte" MultiChip-Ansätze wohl um eine ganze Grafikchip-Generation verschieben. Diese Ansätze dürften aber dennoch in absehbarer Zeit anstehen, gerade da AMD und nVidia augenscheinlich bereits einige Grundlagen-Arbeit in diese Technologie gesteckt haben.

Stichwort MCD: Der Twitterer erwähnte explizit und auf Navi 31 bezogen gleich 6 MCDs. Da diese Cache-Chiplets mit jeweils 64 MB Cache zu erwarten sind, ergeben sich somit voraussichtlich 384 MB Infinity Cache bei Navi 31 – was der Twitterer auf Nachfrage bestätigte. Natürlich wäre es auch denkbar, dass AMD die MCDs mit anderen Cache-Größen bestückt, allerdings kommen diese MCDs offenbar aus derselben Entwicklungs-Linie wie der 3D V-Cache des Ryzen 7 5800X3D – und dort ist ein Cache-Baustein eben 64 MB groß. Sehr gut denkbar ist, dass der 3D V-Cache und die MCDs von Navi 31/32 letztlich ein und dasselbe Stück Silizium ist, was somit sowohl für Zen 4D als auch Navi 31/32 Verwendung finden kann (der 3D V-Cache des Ryzen 7 5800X3D ist dagegen eine Vor-Form, da noch unter 7nm gefertigt). Mittels der genannten 64 MB läßt sich sowieso (mittels Vielfachen davon) jede relevante Größe an 3D V-Cache sowie Infinity Cache erzielen.

Mittels 384 MB Infinity Cache bei Navi 31 dürfte der nächstkleinere Chip "Navi 32" dann wahrscheinlich 256 MB Infinity Cache tragen – sprich in diesem Fall ein GCD und vier MCDs. Navi 33 dürfte hingegen bei den schon länger prognostizierten 128 MB Infinity Cache bleiben, da jener Chip rein monolithisch gefertigt wird und der komplette Cache somit im eigentlichen Grafikchip-Die sitzt. Ob AMD im Zuge seines Hardware-Wechsels bei den RDNA3-Chips noch weitere Änderungen getätigt hat, ist derzeit leider unbekannt. In jedem Fall werden die früher prognostierten Chipflächen nicht mehr stimmen, wenn AMD bei allen drei RDNA3-Chips mit durchgehend 20% weniger Hardware-Einheiten anrückt. Navi 31 könnte natürlich trotzdem vergleichsweise groß werden, immerhin sollen hier 12'288 FP32-Einheiten samt einem 256-Bit-Interface in einem einzelnen Chip untergebracht werden (nur der Infinity Cache existiert als extra MCDs). Mittels der eingesetzten 5nm-Fertigung sollte dies allerdings realisierbar sein, schließlich bringt Navi 21 unter der 7nm-Fertigung immerhin schon 5120 FP32-Einheiten auf einer Chipfläche von 520mm² unter.

Damit hat sich letztlich einiges geändert gegenüber den letztes Jahr genannten RDNA3-Spezifikationen: Alle drei Grafikchips treten nunmehr mit 20% weniger Recheneinheiten an (die Anzahl der Shader-Engines bleibt jedoch gleich), gleichfalls entfällt die Aufteilung der Hardware-Einheiten von Navi 31/32 auf mehrere GCDs. Die aufgestellten Performance-Ziele bleiben allerdings intakt, letztlich hat AMD nur einen anderen Weg zum Ziel gewählt. Und für die Gerüchteküche ergab sich der seltene Umstand, mal Hardware-Daten zu einem nicht finalen Chip-Design in die Hände zu bekommen – welches dann tatsächlich nicht realisiert wurde, sondern durch eine andere Hardware-Konzeption ersetzt wurde. Manche mögen dies als "falsche Gerüchte" werten, aber im eigentlichen ist es eher spannend, somit einen Einblick in die normalerweise sehr vertrauliche Designphase bei den Chip-Entwicklern bekommen zu haben.