Die Auslegung von AMDs "Navi 12" Grafikchip mit einem 256 Bit GDDR6-Speicherinterface wurde unsererseits wohl doch etwas zu überhastet getroffen, denn letztlich ergab sich in der Diskussion über diese Erkenntnisse zum Chip-internen SDP-Interface (interessante Postings No.1 & No.2) der Ansatz zu einer abweichenden Auslegung – nämlich das bei Navi 12 einfach HBM-Speicher im Spiel sein könnte. So wird ja auch Vega 10 mit 2048 Bit HBM2-Interface mittels 16 SDP-Interfaces (wie bei Navi 10 mit 256 Bit GDDR6-Interface) versorgt, unter diesem SDP-Wert können also beide Varianten laufen. Mittels der Verwendung von HBM-Speicher würde sich AMD wiederum dessen Probleme bei der Profitabilität ins Boot holen, löst dafür aber auch einige Probleme: Denn Navi 12 mit nur einem 256 Bit breiten GDDR6-Interface wird von vielen Beobachtern als mit zu wenig Bandbreite ausgestattet angesehen, um wirklich mehr Shader-Cluster als Navi 10 zu versorgen. Und gleichzeitig bedeuten mehr Shader-Cluster auch einen höheren Stromverbrauch, was den Grafikchip recht zuverlässig Richtung 300 Watt Stromverbrauch treiben würde.

Erstens einmal sieht dies dann nicht wirklich gut für die 7nm-Fertigung aus und zweitens existiert dann dort auch eine psychologische Grenze, welche man ungern überschreiten wird – unter Umständen kann man somit Navi 12 gar nicht voll ausfahren, wenn man diese 300-Watt-Marke nicht reißen will. Insofern ergibt jede Stromverbrauchs-Einsparung (an anderer Stelle) dann das Potential, Navi 12 noch etwas mehr Rechenpower mitzugeben – letztlich genau die Situation, wofür HBM-Speicher kreiiert wurde. Wenn man es so sieht, muß die Aussage von "Navi 12 mit 256 Bit GDDR6-Interface" revidiert werden in zumindest "Navi 12 mit 256 Bit GDDR6- oder 2048 Bit HBM2-Interface". Eine wirklich belastbare Aussage ist aus diesen Informationen zum SDP-Interface der Navi-Grafikchips aber natürlich sowieso nicht herauszuziehen – das ganze ist halt nur ein Indiz, aber noch kein Beweis. Selbst über den Punkt, ob Navi 12 wirklich oberhalb von Navi 10 einzuordnen wäre, wird teilweise noch diskutiert. Dabei mag es aus unserer Sicht keinen Sinn ergeben, zwischen Navi 14 (24 Shader-Cluster) und Navi 10 (40 Shader-Cluster) noch einen weiteren Grafikchip zu quetschen – andere Beobachter sehen dies anders, was vor dem Vorliegen eindeutiger Informationen zu respektieren ist.

Die ComputerBase berichtet über ein wildes Gerücht zu einer (angeblichen) Sockel-Inkompatibilität von Threadripper 3000, welche dann natürlich auch eine Mainboard-Inkompatibilität bedeuten würde. Allerdings geht das Gerücht auf den Schöpfer des Tools "DRAM Calculator for Ryzen" zurück, welcher teilweise stärkeren Einblick als andere in AMD-Interna hat – und darf demzufolge trotz des eher unglaubwürdigen Inhalts zumindest für den Augenblick ernst genommen werden. Denn die beschriebene Sockel-Inkompatibilität würde auf den ersten Blick entgegen AMDs früherer Ankündigung zur Sockel-Kompatibilität bis zum Jahr 2020 (und damit bis zur Zen-3-Generation) stehen – wenn man allerdings genauer nachschaut, galt diese AMD-Ankündigung nur für den Sockel AM4, nicht jedoch für den bei Threadripper benutzten Sockel TR4. Nichtsdestotrotz würde dies natürlich deutliche Enttäuschung provozieren, sollte AMD für Threadripper 3000 nun doch einen anderen oder aktualisierten Sockel verwenden. Zudem bringt die ComputerBase auch Argumente vor, welche technisch gegen einen Sockel-Wechsel sprechen: Schließlich kommen Desktop- wie auch Server-Prozessoren trotz der gleichen technischen Grundlage und damit genauso dem Sprung auf PCI Express 4.0 sowie auf das bis zu DDR4/3200 spezifizierte Speicherinterface mit den bisherigen Sockeln AM4 & SP3 aus – da ist kaum zu sehen, wieso dies bei Threadripper 3000 (als technisch gesehen einwandfreies Epyc-Derivat) anders sein sollte.

Twitterer Momomo weist auf ein Lebenszeichen zum Ryzen 9 3900 (non-X) in Form der Nennung in einer Supportliste von Mainboard-Hersteller Biostar hin. In dieser wird ein Base-Takt von 3.1 GHz sowie die TDP von 65 Watt für den Ryzen 9 3900 genannt – beides allerdings Informationen, welche gerüchteweiser schon bekannt waren. Relevanter ist hier also eher das Auftauchen in dieser offiziellen Supportliste – was normalerweise ein sicheres Zeichen dafür darstellt, das die CPU wirklich in den Markt kommt. Es wurden schließlich mit Ryzen 7 3700, Ryzen 9 3900 & Ryzen 9 3950 bereits vor einiger Zeit schon einige dieser non-X-Modelle genannt, bislang ist allerdings noch keiner dieser Prozessoren real aufgetaucht. Dabei steht weiterhin in der Schwebe, ob es sich hierbei vielleicht auch einfach nur um OEM-only-Modelle handeln könnte – diese muß der Mainboard-Hersteller schließlich genauso unterstützen, jene würden dann allerdings nicht im Retail-Handel aufschlagen und somit gemeinhin unter dem Radar laufen. Eine Käufer-Gruppe gerade für den Ryzen 9 3900 gibt es sicherlich – dort, wo man die 12 CPU-Kerne gut auslasten kann, aber keinen großen Bedarf an hohen Taktraten zugunsten einer bestmöglichen Spiele-Performance hat.

Golem berichten über eine weitere Verbesserung der originalen 14nm-Fertigung bei GlobalFoundries: Nach der 12nm-Fertigung ("12LP"), welche für Polaris 30 & Zen+ eingesetzt wurde, kommt nun "12LP+" ("12nm Leading Performance Plus"). Jene wird allerdings erst im Jahr 2021 in die Massenfertigung übergehen, bis zu diesem Zeitpunkt dürfte 12nm dann entgültig auf einen Status als Fertigungsklasse für Chips, wo es nicht auf höchste Performance ankommt, degradiert worden sein. Der eigentliche Clou liegt in den versprochenen Vorteilen von 12LP+ gegenüber dem regulären 12LP, welche (offizielle Angaben) bei +20% höheren Taktraten oder -40% geringerem Stromverbrauch zuzüglich zu einer -15% geringeren Chipfläche (für die gleiche Transistorenmenge) liegen. Für die Verbesserung einer Verbesserung erscheint dies als ziemlich viel – wenn GlobalFoundries hier irgendwann noch eine weitere Verbesserung draufsetzen würde, käme man rein rechnerisch schon grob bei den Daten der 7nm-Fertigung heraus. Bei den anderen Halbleiterfertigern sieht dies teilweise genauso aus, da werden insbesondere diese Zwischen-Nodes mit Vorteilen beworben, welche bei Aufaddierung schnell einmal die Klasse eines Fullnodes erreichen können. Augenscheinlich steckt in diesen offiziellen Angaben der Halbleiterfertiger inzwischen ein gehöriges Stück Marketing drin – womit man vermeiden sollte, deren Angaben 1:1 auf reale Chipprojekte umzurechnen. Die Milchmädchenrechnung, das wenn ein neuer Zwischennode sagen wir +15% mehr Taktrate verspricht, das reale Chipprojekte dies dann auch so abliefern werden, wäre demzufolge besser zu vermeiden.