Von Leaker ExecutableFix kommt ein erster Blick auf den Zen-4-basierten Consumer-Prozessor "Raphael" – sowohl in Form einiger Daten als auch eines ersten Bildes vom neuen Sockel "LGA1718", mit welchem AMD die AM5-Plattform bestreiten will. Die herausgegebenen Daten beziehen sich genauso auf die Peripherie und nicht die eigentlichen CPU-Interna: So tritt Raphael mit reinem DDR5-Support an, wie bekannt nur Support für PCI Express 4.0 auf allerdings 28 Lanes (4 Lanes mehr als bei Zen 3) sowie einer gewöhnlichen TDP von 120 Watt. Am überraschendsten ist dabei der reine DDR5-Support, womit sich AMD der Möglichkeit zu günstigen DDR4-Systemen oder eines fließenden Wechsels anhand der konkreten Speicherpreise beraubt. Andererseits darf AMD davon ausgehen, dass Intel hierfür mittels "Alder Lake" die Hauptarbeit übernimmt, um DDR5 im Massenmarkt gängig zu machen – sprich dass zum Zen-4-Start die Preisdifferenz zwischen DDR4 und DDR5 kein gewichtiges Thema mehr sein dürfte. Dies zeigt jedoch einmal mehr darauf hin, dass Zen 4 sicherlich nicht zeitnah zu Alder Lake erscheint, der zuletzt kolportierte Raphael-Start im Herbst 2022 wohl doch passend ist.

Raphael is the first Zen 4 consumer chip and here's a first look
 
– AM5 socket
– DDR5 (no DDR4)
– 28 PCIe 4.0 lanes (+4 compared to Zen 3)
– 120W TDP (170W possible as well)
 
170W TDP seems to only be for a special variant, not the normal CPUs for sure.
Quelle:  ExecutableFix @ Twitter am 25. Mai 2021 (inkl. Nachtrags-Tweet)

Etwas weiter in die Zukunft blicken dagegen die Twitterer Vegeta und Bullsh1t Buster: Jene haben – getrennt nur durch wenige Minuten – ziemlich ähnliche Tweets zu Zen 5 und dessen Hybrid-Ansatz abgegeben. Danach soll Zen 5 zum einen einen Level4-Cache mitbringen (teilweise wird hierzu schon von einem "Infinity Cache" spekuliert) sowie die kleinen CPU-Kerne aus der Zen-4-Generation weiterverwenden, "Zen4D" genannt. Hiermit könnte sich natürlich auch eine gewisse Abspeckung der Zen-4-Kerne verbinden, um diese kleinen CPU-Kerne auf eine gehörige Differenz zum Zen-5-Kern herunterzuoptimieren. Der Vorteil dieses Schemas wäre allerdings, dass wohl keine bedeutsamen Taktraten-Differenzen zwischen kleinen wie großen CPU-Kernen bei AMDs Zen 5 zu erwarten sind. Zudem muß AMD nicht wie Intel (Core-Familie und Atom-Familie) zwei Prozessoren-Architekturen pflegen, was auch weniger den bei AMD natürlich immer noch viel kleineren Ressourcen entspricht. Terminlich wurde im übrigen das Jahr 2024 für Zen 5 genannt, was auch zur voraussichtlichen Verfügbarkeit der 3nm-Fertigung von TSMC für PC-Chips passt.

 
Strix Point adopts the hybrid architecture of zen5+zen4 and introduces a new cache. The desktop version does not know if this mode will be adopted, but it is certain that the same 3nm will be used.
Quelle:  Vegeta @ Twitter am 25. Mai 2021

 
Ah yes. Indeed there will be a L4 cache in Zen5 Strix Point which I expect to work as SLC (System Level Cache). The littles are called Zen4D cores and are based on Zen4 cores.
Quelle:  Bullsh1t Buster @ Twitter am 25. Mai 2021

Ein Intel-Mitarbeiter hat auf Twitter das Tape-In des Compute Tile von "Meteor Lake" zum Wochenstart verkündet. Selbiges war seitens Intel bereits vor gut zwei Monaten für das zweite Quartal angekündigt worden. Was das konkret bedeutet, darüber gibt es allerdings verschiedene Auslegungsmöglichkeiten: Als Tape-In bezeichnete man durchaus mal den Prozeß, bei welchem (früher) das Tape mit der Designvorlage zum Chiphersteller ging, welcher daraufhin das erste Silizium backen sollte. Regulär sollte hierfür aber eigentlich nur der Begriff "Tape-out" verwendet werden. Stattdessen wird neuerdings als "Tape-In" ein Zustand bezeichnet, wo das Designteam eines Teilchips seine Arbeit finalisiert hat bzw. somit der übergeordneten Projektgruppe übergibt. Im konkreten Fall hat Intel nunmehr zum zweiten Mal explizit das "Compute Tile" von "Meteor Lake" erwähnt, was jener letztgenannten Auslegung Vorschub leistet.

We are taping in our 7nm Meteor Lake compute tile right now.
Quelle:  Gregory M. Bryant (Executive Vice President & GM von Intels Client Computing Group) auf Twitter am 24. Mai 2021

Dies würde bedeuten, dass somit das Meteor-Lake-Gesamtprojekt vom Design her noch nicht finalisiert ist und auch noch nicht die Chipfertigung mit ihrer Arbeit beginnt. Natürlich dürfte dieser Zeitpunkt trotzdem absehbar sein, denn es macht keinen größeren Sinn, die Architektur von Meteor Lake wesentlich früher zu finalisieren als den gesamten Chip. Aber daran erklärt sich vielleicht auch der absehbare Zeitrahmen: Meteor Lake kommt sicherlich erst im Jahr 2023, womit der Chip angesichts von üblicherweise ca. 5-6 Quartalen Validierungs-Phase sowie Vorbereitung auf die Massenfertigung erst im Spätsommer/Herbst 2021 seinen erfolgreichen Tape-Out hinlegen muß – sprich, wenn der Designentwurf erstmals in Silizium gebacken wird. Die vorstehende Auslegung, wonach Intel keineswegs bereits das komplette Chipdesign finalisiert hat, hilft bei der (sinngemäßen) Überbrückung dieses Zeitraums vom aktuellen Mai bis zum Spätsommer/Herbst 2021 als dem vermutlichen Tape-Out-Datum von Meteor Lake. Laut der ComputerBase lag der Zeitraum von Tape-In bis zum Marktstart bei Ice Lake sogar bei etwas mehr als zwei Jahren, was allerdings vielleicht auch durch Intels seinerzeitige Schwierigkeiten mit der 10nm-Fertigung so ungewöhnlich lange war.

Andere bedeutsame Intel-Aussagen kommen von CEO Pat Gelsinger im Analystengespräch mit JP Morgan, aufgezeichnet von Seeking Alpha. Hierbei wurden die Foundry- und IP-Pläne von Intel konkretisiert. In beiden Fällen stand ja die Frage offen, wie stark sich Intel hierzu öffnen wird bzw. vorhandene Hemmnisse abbaut. Die kondensierte Antwort des CEOs – alles wird möglich. In der Chipfertigung will Intel mehr nach Industriestandards gehen, fremden Chipentwicklern auch seine eigene Packaging-Technologie anbieten und so generell einen Zustand erreichen, wo man (vergleichsweise) einfach zwischen den Chipfertigern wechseln kann. Und im IP-Bereich soll anderen Herstellern tatsächlich alles angeboten werden, was Intel entwickelt hat – inklusive auch dem Heiligtum in Form der "großen" x86-Kerne. Sicherlich wird man dafür Intel eine Idee präsentieren müssen, welche auch Intel in den Kram passt, eine direkte Konkurrenz dürfte Intel kaum großziehen wollen. Aber generell gibt Intel wohl die meisten der früheren Widerstände gegenüber einer solchen Öffnung auf.

And finally, we're making all of our technologies available, the packaging technology. I've customers today that are saying, can I take my TSMC wafer and run it through your world leading packaged assembly and test? And the answer is yes.
We're also making all of our x86 and other core IP available, Intel graphics, Intel networking, Intel big core, Intel little core, things that were never made available before to foundry customers.
Quelle:  Intels CEO Pat Gelsinger gegenüber JP Morgan, aufgezeichnet von Seeking Alpha am 24. Mai 2021