YouTuber Moore's Law Is Dead lockt mit einem angeblichen Preis-Leak zu Ryzen 9000 – welcher allerdings nur auf einer Interpolation von internen Händlerpreisen basiert, somit nicht wirklich solide ist. Zudem wird das ganze als Spannbreite angegeben, was die Aussagekraft weiter reduziert. Ein eher gangbarer Weg einer Preis-Vorhersage für Ryzen 9000 würde vielleicht darin liegen, ausgehend vom Intel-Preisniveau und unter Einrechnung der nachfolgenden X3D-Prozessoren sich ein mögliches Preissystem selber auszuarbeiten. Der markante Unterschied zur früheren Ryzen-Launches ist schließlich, dass bei Ryzen 9000 die X3D-Prozessoren sehr zeitig nachfolgen werden, somit das bisherige Prinzip "X3D-Launch zum gleichen Listenpreis wie non-X3D" nicht mehr funktioniert, sondern für alle Ryzen-9000-Modelle inklusive der X3D-SKUs ein einheitliches Preisschema gefunden werden muß. Jenes könnte denkbarerweise zu folgenden Listenpreisen führen:

Die hiermit angegebenen Preislagen (der 3DC-Spalte) ähneln sehr jenen Preisen, welche AMD inoffiziell mit dem Launch von Ryzen 7000X3D in seinem eigenen Shop gemacht hat. Damals hatte AMD zwar nicht die offiziellen Listenpreise von Ryzen 7000 gesenkt, aber jene inoffiziell klar günstiger gemacht, damit für die neuen X3D-Modelle ein Preisabstand erzeugt werden konnte. Für Ryzen 9000 muß AMD diesen Punkt wie gesagt bereits vom Start weg bedenken, ergo könnte Ryzen 9000 mit vergleichsweise guten Listenpreisen antreten – weil eben der preisliche Platz für Ryzen 9000 X3D gleich von Anfang an eingerechnet sein dürfte. Dies muß natürlich nicht passieren, AMD könnte auch wieder mit hohen Preisen für Ryzen 9000 und dann gleichen Listenpreisen für Ryzen 9000X3D antreten und dann erneut rein inoffiziell die Preise marktgerecht gestalten.

Eher interessant aus dem MLID-Video sind die weiteren Anmerkungen zu Ryzen 9000X3D: So besteht wohl die Chance darauf, dass AMD den Ryzen 9 9950X3D mit gleich zwei Cache-Chiplets ausrüstet, beide CCDs somit den Extra-Cache erhalten würden. Dies würde natürlich die Möglichkeit wegnehmen, Anwendungs-Software primär auf einem Cache-losen CCD laufen zu lassen, womöglich bleibt diese Funktionalität dann aber beim 12-Kerner erhalten. Andererseits soll es wohl einen geringeren Taktraten-Abschlag bei den X3D-Modellen und eventuell sogar Overclocking-Support geben. Womöglich reduziert sich damit die bisherige "Problemtik", dass die X3D-Modelle bei der Anwendungs-Performance gegenüber den normalen Modellen etwas verlieren. Derzeit sind dies natürlich alles nur Gerüchte – welche sich zudem voraussichtlich erst im Herbst bestätigen oder widerlegen lassen.

Multiple AMD sources communicated to me that Zen 5 X3D may have less limitations on boost clocks, and have overclocking support! However, there were issues controlling thermals with Zen 5 X3D at high clocks, and so I cannot yet 100% confirm this'll happen, but based on Donny W's recent statements it seems likely.
I've also been told that the 9950X3D could have two X3D CCDs! Do note though that this is a rumor that's being whispered between AMD partners behind the scenes, and so today I'm only confirming it's possible.
Quelle:  Moore's Law Is Dead @ YouTube am 15. Juni 2024

Tom's Hardware bringen ein Intel-Statement zum kürzlich vermeldeten eTVB-Bug bei "Raptor Lake" – welcher gemäß jenes Statements unabhängig der ansonsten bekannten Stabilitäts-Probleme von Raptor Lake existiert. Jener eTVB-Bug wurde zwar während der Evaluierung der bekannten Stabilitäts-Probleme gefunden, von Intel allerdings als eigentliche Ursache selbiger ausgeschlossen. In diesem Punkt war unsere Berichterstattung zu voreilig, denn selbst im Original der Meldung seitens Igor's Lab wurde nicht direkt ausgedrückt, dass hiermit das eigentliche Stabilitäts-Problem angegangen würde. Zumindest war unsere Vermutung korrekt, dass dies wohl eher ein zusätzlicher Bug sein dürfte.

Contrary to recent media reports, Intel has not confirmed root cause and is continuing, with its partners, to investigate user reports regarding instability issues on unlocked Intel Core 13th and 14th generation (K/KF/KS) desktop processors. The microcode patch referenced in press reports fixes an eTVB bug discovered by Intel while investigating the instability reports. While this issue is potentially contributing to instability, it is not the root cause.
Quelle:  Intel gegenüber Tom's Hardware, veröffentlicht am 15. Juni 2024

Im weiteren Wortlaut des kürzlich besprochenen AMD-Patentantrags zum MCM-Grafikchip aus 13 Einzel-Chips werden die bislang fehlenden Speicherinterfaces genannt: Jene sind bei diesem MCM-Konstrukt als Teil der "Front-End-Dies" geplant, ergeben somit keine weiteren Chips. Damit würde dieses MCM-Design wieder weggehen vom RDNA3-Ansatz mit abgetrennten MCDs, welche Speicherinterface und Infinity Cache enthalten. Denkbarerweise hat sich jener RDNA3-Ansatz nicht bewährt, weil zwischen den Einzelchips jeweils größere Interfaces existieren müssen und dies dann den Energieaufwand nach oben treibt (Datentransport ist eine der energieaufwendigsten Dinge innerhalb von Chips). Mit den Speicherinterface innerhalb des "Front-End-Dies" entledigt man sich zumindest dieses Energieaufwands, wenngleich die Anbindung der anderen Einzelchips des MCM-Konstrukts auch wieder mit zusätzlichen Interfaces und damit Energieaufwand verbunden sein sollte.

front end processor die comprises at least one of: a command processor, a graphics register bus hub, a geometry engine, data fabric, a cache, a power controller, a data store, and one or more memory controllers
Quelle:  Auszug aus dem US-Patentantrag 18/077,424 (PDF), eingereicht von AMD