VideoCardz belegen mittels eines CPU-Z-Screenshots die Spezifikationen der GeForce RTX 5060 Ti, wie sie vor vier Wochen bereits (korrekt) vermeldet wurden. Offen bleibt weiterhin etwas die Menge an Level2-Cache, allerdings wäre alles andere als 32 MB sehr überraschend: Bislang hat sich die RTX50-Serie diesbezüglich eng an die RTX40-Serie gehalten, zudem lassen die 48 MB Level2-Cache der GeForce RTX 5070 eigentlich keinen Platz für diesbezügliche Erhöhungen bei der GeForce RTX 5060 Ti. Zudem muß der Listenpreis natürlich noch bestätigt werden, dort gilt die bisherige Gerüchte-Information allerdings als solide. All dies wird sich spätestens mit den Launch-Reviews zur GeForce RTX 5060 Ti klären, welche (zeitgleich mit dem Marktstart) am 16. April um 15 Uhr deutscher Zeit erscheinen sollen.

AMD hat den Tape-Out von "Venice", der Server-Variante von Zen 6, unter der 2nm-Fertigung von TSMC ganz offiziell bekanntgegeben. Normalerweise kommuniziert man gut anderthalb Jahre entfernte Produkte vorab überhaupt nicht, aber in diesem Fall ging es wohl einfach nur darum, vom Sonnenschein dieser fortschrittlichen TSMC-Fertigung zu profitieren – ehe jene irgendwann vergleichsweise "normal" wird. Eine wirkliche Aussage zu den Desktop-Modellen von Zen 6 ergibt sich hieraus zudem nicht, denn abweichend vom bisherigen Modus Operandi bei AMD bekommen die Server-Prozessoren von Zen 6 ihr eigenes CCD, womit das "normale" CCD zum Consumer-CCD wird und natürlich dann auch auf einem anderen Fertigungsnode basieren kann. Im Gespräch sind derzeit 12 Kerne unter der 3nm-Fertigung beim Consumer-CCD von Zen 6 – während das Server-CCD früher schon mit 32 CPU-Kernen unter der 2nm-Fertigung beschrieben wurde.

Nebenbei gab AMD in jener Pressemitteilung auch den Start der Fertigung von Zen-5-basierten Server-Prozessoren bei TSMC Arizona bekannt. Passend hierzu kommt von nVidia eine Pressemitteilung, welche den Start der Fertigung von Blackwell-basierten AI-Chips bei genauso TSMC Arizona bekanntgibt. Zudem wird nVidia zusammen mit Foxconn und Winstron zwei Server-Fabriken in Texas aufbauen, welche die fertigen Chips dann zu kompletten AI-Servern verarbeiten werden. Die allermeisten der hierfür notwendigen geschäftlichen Entscheidungen dürften lange vor dem Beginn von Trump II. getroffen worden sein, spielen den beteiligten Unternehmen nun jedoch in der akuten Zoll-Frage in die Karten, da hiermit das Begehren des US-Präsidenten nach "Made in America" erfüllt wird. Zudem handelt es sich um für eine Verlegung des Fertigungs-Startorts eher passende Produkte: Die Chip-Fertigung mit ihrem vergleichsweise geringen Anteil an Personalkosten sowie die Server-Fertigung wird ihren hohen und daher auch nicht ganz so Kosten-sensitiven Gewinnmargen.

Uniko's Hardware @ X (via WCCF Tech) berichten über ein chinesisches Gerücht (mit allerdings ungenannter Quelle), welches von zwei Speichercontrollern bei AMDs "Medusa" spricht, der Desktop-Variante von Zen 6. Die Übersetzung aus dem chinesischen ist nicht ganz so einfach, aber im generellen scheint es wohl schlicht darum zu gehen, das einer der beiden Speichercontroller "nur" mit einem Speicherriegel pro Speicherkanal umgehen kann – und der andere dann mit den üblichen zwei Speicherriegeln pro Speicherkanal. Dies wäre insofern nichts ungewöhnliches, als dass der 2DPC-Controller (DPC = DIMM per Channel) dann für den normalen Einsatz gedacht wäre, der 1DPC-Controller für OEM-Produkte oder anderweitige Billig-Schienen Verwendung finden könnte. Das volle Speicherinterface von 128-Bit wird auch mit dem kleineren Speichercontroller ausgenutzt, es geht hierbei nur um insgesamt 2 oder 4 DIMMs im System.

Previously, according to the news from another forum, Medusa has two IMCs. One of the IMCs only supports 1DPC, and current 1dpc 2dimmer uses A0B0. The new IMC requires 1dpc 2dimmer uses A1B1, so ZEN6 does not support the current 1dpc 2dimmer. However, the delay is because it may be possible to open ZEN6 on the board A0B0 but the performance is not guaranteed. So far, only the new 1dpc 2dimmer board supports the new standard for example the MPOWER.
Quelle:  chinesisches Gerücht mit unbekannter Quelle, weitergetragen und übersetzt von Uniko's Hardware am 14. April 2025

Aller Vermutung nach ist hiermit auch nicht gemeint, dass beide Speichercontroller gleichzeitig im Zen6-Prozessor existieren. AMDs Baukasten-System macht solche abgestuften Lösungen möglich, indem der Speichercontroller im IOD liegt und man unter der Auflage verschiedener IODs somit auch verschiedene Speichercontroller für dieselbe Grund-CPU anbieten kann. Beachtenswert ist hier nur, dass AMD dieses Baukasten-System nunmehr in diese Richtung hin wirklich auszunutzen beginnt – denn bisher war es eher so, dass AMD bei den vorherigen Zen-Iterationen so wenig wie möglich verschiedene Chips (außerhalb der monolithischen APUs) aufgelegt hat, um mit hohen Produktionsmengen der einzelnen Chiplets jene besonders wirtschaftlich herstellen zu können. Augenscheinlich sind die Produktionsmengen bei AMD inzwischen derart gewachsen, dass man es sich leisten kann, für verschiedene Bedürfnisse auch verschiedene Chips aufzulegen, sein Baukasten-System nunmehr eher in Richtung "Flexibilität" zu nutzen. Die vorgenannten extra-CCDs für Desktop & Server bei Zen 6 gehören genauso in diese Schiene bzw. Denkweise.