Heise haben beim Standardisierungsgremiums PCI-SIG nachgehakt, wie man dort den Fall der (ursprünglich) zu hohen Stromaufnahme der Radeon RX 480 über den PCI-Express-Slot des Mainboards sieht. Dabei kam heraus, das es bei der PCI-SIG gar keinen Test zur Stromaufnahme gibt – was auch erklärt, das früher in ähnlichen Fällen bereits besonders starke Stromschlucker ohne Probleme das offizielle PCI-Express-Logo bekommen konnten. Die PCI-SIG ging bisher schlicht und ergreifend davon aus, das die Hersteller den gesetzten Standard eigenaktiv einhalten – auch ausgehend von dem Punkt, das die Mehrheit der im PCI-SIG zusammengeschlossenen Hersteller eher LowPower-Produkte baut und das daher ein solcher Fall doch eher selten ist. Nichtsdestotrotz trägt die Radeon RX 480 nach wie vor nicht das offizielle PCI-Express-Logo – wohl eine Kompromißlösung nach dem ganzen medialen Echo, denn die offiziellen Tests würde die Karte bestehen können. Daß die kleine Normverletzung jedoch keinen Beinbruch darstellt, erweist inzwischen die erlebte Praxis, wo eigentlich keinerlei Probleme mit dieser Karte vermeldet wurden.

Wie Golem und ComputerBase ausführen, unterteilt Intel seine Fertigungsverfahren zukünftig stärker: Die kommende 10nm-Fertigung wird beispielsweise in gleich in den drei Stufen 10FF, 10FF+ und 10FF++ daherkommen, selbst für die schon einige Zeit laufende 14nm-Fertigung wird man noch einmal eine zweite Stufe in Form von "14FF+" nachschieben. Auf Basis dieser 14FF+ Fertigung wird dann im übrigen Kaby Lake zum Jahresende erscheinen – später gefolgt von (dem allerdings noch nicht offiziell bestätigten) Coffee Lake ebenfalls noch in 14FF+. Cannon Lake als bekannt erste 10nm-Generation wird dann in 10FF erscheinen, dessen Nachfolger Ice Lake in 10FF+ und dessen Nachfolger Tiger Lake dann in 10FF++. Prinzipiell gesehen erscheinen diese "neuen" Fertigungsverfahren eher so wie eine nunmehr offizielle Benennung dessen, was Intel sowieso an kleineren Verbesserungen während der Laufzeit einer Fertigungstechnologie anbringt – ergo nichts wirklich neues, sondern nur ein besseres Marketing des Vorhandenen.

Natürlich drückt man damit auch aus, das einzelne Fertigungsverfahren bei Intel nun deutlich länger laufen als früher noch – faktisch ist man nunmehr in einem 3-Jahres-Rythmus anstatt früher einem 2-Jahres-Rythmus pro neuem Fertigungsverfahren. Hier spielt allerdings auch mit hinein, das Intel bei seinen Fertigungsverfahren die ansonsten branchenüblichen Schnellschüsse nicht mitmacht und darauf achtet, das zwischen den einzelnen Nodes auch ein wirklich großer Abstand existiert. Die anderen Halbleiterfertiger benennen ihre Fertigungsverfahren dagegen gern nach Gusto, egal ob der wirkliche Abstand zum Vorgänger-Verfahren eher nur mittelprächtig ist. Aber eben weil Intel nun auch mehr als Auftragsfertiger für andere Chipentwickler tätig sein will (ARM hat nun auch entsprechende Chipdesigns explizit für Intels 10nm-Fertigung erstellt), war wohl diese Namensanpassung für Intels Fertigungsverfahren notwendig, um diesen sinnlosen Wettbewerb der falschen Namensgebung nicht mitmachen zu müssen, sondern dem irgendetwas eigenes entgegenstellen zu können. Inwiefern sich SoC-Entwickler von Intels 10nm-Fertigung überzeugen lassen, wird man allerdings abwarten müssen – in jedem Fall geht es hierbei primär nur über den Preis, denn entsprechende Produktionsmengen können auch andere Chipfertiger anbieten.

Die notwenigen Preislagen kann Intel zwar sicherlich machen – aber damit lassen sich dann natürlich nicht mehr die übermäßige Gewinne realisieren, für welche Intel ansonsten steht. Für Intel ist es aber wohl der einzige derzeit absehbare Weg, um irgendwie doch noch vom SoC-Geschäft zu partizipieren, nachdem die Anstrengungen hinsichtlich eigener Intel-SoCs (trotz sogar gutklassiger Technik) mehr oder weniger gescheitert sind. Abschließend gab es noch neue Aussagen aka Verschiebungen hinsichtlich der EUV-Lithographie sowie von 450mm-Wafern: Ersteres ist seitens Intel nicht vor der 5nm-Fertigung in Aussicht, letzteres sogar bis einschließlich der 5nm-Fertigung derzeit überhaupt nicht am Horizont. Und während die EUV-Lithographie immerhin noch die Chance hat, sich von gewissen kleineren Einsatzzwecken langsam hochzuarbeiten, sind 450mm-Wafer eher eine Sache von ganzen Fabriken bzw. Fertigungsstraßen. Hierbei scheuen derzeit alle Halbleiterhersteller die enormen damit verbundenen Kosten – und verschieben diese Technologie immer wieder aufs neue in eine eher langfristige Zukunft.

WCCF Tech haben bei der indischen Import/Export-Datenbank herumreisende Zen-Testsamples entdeckt – und schließen von jenen gleich auf die kürzlichen Zen-Benchmarks unter Ashes of the Singularity. Selbige wurden allerdings von Prozessoren mit etwas anderer OPN-Nummer aufgenommen, insofern steht da die Bestätigung noch aus, ob es sich bei den herumreisenden Zen-Testsamples um ähnliche Prozessoren handelt. Letztere wurden allerdings schon recht freizügig beschrieben: Es gibt ein Testsample mit 4 CPU-Kernen samt 8 CPU-Threads auf 65 Watt TDP sowie ein Testsample mit 8 CPU-Kernen samt 16 CPU-Threads auf 95 Watt TDP – passend im übrigen zu den vor einiger Zeit notierten Spezifikationen verschiedener Zen-Testsamples. Insofern ist es durchaus wahrscheinlich, das die kürzlichen Benchmarks doch auf einem Zen-Testsample mit 8 CPU-Kernen samt 16 CPU-Threads aufgenommen wurden – einmal abgesehen davon, das Ashes of the Singularity nicht wirklich mit so vielen CPU-Threads skaliert. Daneben interessant zum Thema Zen ist sicherlich noch der Hinweis aus unserem Forum, das AMD auf der kommenden HotChips-Konferenz am 23. August anscheinend mehr zur Zen-Architektur sagen will.

Nochmals Golem berichten über Speicherentwicklungen bei Intel – darunter gibt es auch einen Zukunftsausblick auf DDR5-Speicher. Zu jenem – nicht mit GDDR5 oder GDDR5X zu verwechselndem – PC-Hauptspeicher will das Speicher-Standardisierungsgremium JEDEC bereits zum Jahresende 2016 die Spezifikation fertiggestellt haben. Erste DDR5-Speicherriegel dürften aber nur im Idealfall bereits in den Jahren 2018/2019 antreten, eher solle man mit einer Markteinführung erst im Jahr 2020 rechnen. Hier spielt natürlich wieder mit hinein, das bei heutigen PC-Prozessoren die Speicherinterfaces in der CPU selber liegen und man daher seitens der CPU-Entwickler jahrelang im Voraus planen muß, mit welchen Speicherinterfaces eine bestimmte CPU erscheinen wird. Informationen zur Technik von DDR5 gab es noch keine – als Lösungen ständen eine QDR-Datenübertragung ähnlich wie bei GDDR5X oder aber der konventionelle Weg über die Absenkung der Speicherspannung und damit schlicht höheren erreichbaren Taktraten zur Verfügung.