AMDs mit einiger Spannung für den heutigen 5. Januar 2017 um 15 Uhr erwartetes "Vega Architecture Preview" hat sich am Ende nur als den faktischen NDA-Fall für eine entsprechende Präsentation seitens AMD entpuppt – einen Livestream mit genaueren Ausführungen sucht man leider vergeblich, es gibt nur einige weitere Promotions-Videos. Die genannte Präsentation zur Vega-Architektur umreißt jene zudem nur möglichst grob, so daß sich nur in den wenigsten Fällen wirklich griffige Ansatzpunkte für konkrete Aussagen zu Vega ergeben. Nichtsdestotrotz liegen hiermit nunmehr die ersten offiziellen Angaben zur Vega-Architektur vor – welche ziemlich klar machen, das AMD hier zum ersten Mal seit längerer Zeit die GCN-Architektur grundlegend umgestellt hat. Noch ist das ganze weiterhin eine GCN-basierte Architektur, aber man kann dazu durchaus "GCN 2.0" sagen – auch wenn es AMD-intern nur eine einzelne Versionsnummer höher (GFX9) ist und von der Fachpresse wahrscheinlich auch "nur" als "GCN5" bezeichnet wird.

Alle AMD-Ausführungen gelten nominell nur für die gesamte Vega-Architektur, beziehen sich allerdings in einigen Fällen dann auch wieder explizit auf den größten (für dieses Jahr) geplanten Vega-Chip in Form von Vega 10. Jener wird derzeit allgemein als HighEnd-Chip zwischen nVidias GP104 und GP102 eingeschätzt. Hinzu steht auf inoffiziellen Grafikchip-Roadmaps noch der "Vega 11" Chip, welcher augenscheinlich eine kleinere Lösung darstellt, ansonsten aber bislang nur spekulativ betrachtet werden kann. Für nächstes Jahr ist dann ein nochmals schnellerer HighEnd-Chip "Vega 20" geplant, ehe AMD sich dann dem Vega-Nachfolger in Form der Navi-Generation widmen wird, welche in der 7nm-Fertigung im Jahr 2019 zu erwarten ist. Zudem erwarten die bisherigen Roadmaps zu Vega 10 und Vega 20 auch noch jeweils DualChip-Lösungen für reine Enthusiasten-Bedürfnisse.

AMD Vega Architecture Preview (Slide 02)

AMD Vega Architecture Preview (Slide 12)

Mit den ersten Folien werden die durch den Leak schon bekanntgewordenen Informationen bestätigt: Vega setzt auf HBM2-Speicher, welcher in Stacks zu 8 GByte verfügbar ist – was die von AMD genannte 8fache Speicherkapazität pro Speicherstack ergibt. Gleichfalls will AMD (im Gegensatz zu nVidia) den HBM2-Speicher auch bei dessen Speichertakt ausnutzen und damit also die vollen 1000 MHz DDR Speichertakt bieten. Mit den angedachten zwei Speicherstacks beim Vega-10-Grafikchip ergibt sich somit eine Speicherbandbreite von 512 GB/sec – genauso viel wie bei AMDs früherem Fiji-Chip, aber immerhin noch mehr als bei nVidias GP102-Chip (derzeit bestenfalls 480 GB/sec). Dafür steigt die Flexibilität bei der Speicherausstattung, welche sich bei Vega 10 auf 8 oder 16 GB HBM2-Speicher beläuft.

AMD Vega Architecture Preview (Slide 13)

AMD Vega Architecture Preview (Slide 14)

AMD Vega Architecture Preview (Slide 15)

AMD Vega Architecture Preview (Slide 16)

AMD Vega Architecture Preview (Slide 17)

AMD Vega Architecture Preview (Slide 18)

Die Folien zur Geometrie-Pipeline bringen leider nur ein paar Schlagworte an den Start, welche ohne größere Erklärungen und vor allem handfeste Details nicht viel aussagen. Der interessanteste Punkt hierzu findet sich in den Fußnoten – wo AMD aussagt, das Vega (in diesem Augenblick ist sicherlich Vega 10 gemeint) wie der Fiji-Chip weiterhin über 4 Geometrie-Pipelines (aka Raster-Engines) verfügen wird. Deren Durchsatz soll jedoch bei bis zu 11 Polygonen pro Takt liegen, während Fiji nur bis zu 4 Polygone pro Takt schafft. An dieser Stelle wird es natürlich wichtig zu wissen, wie oft Vega diese viel höhere Peak-Geometrieleistung erreicht – doch ohne genauere Hintergrundinformationen und einen Blick von Grafikchip-Fachleuten auf selbige kann diese Frage zum jetzigen Zeitpunkt nicht beantwortet werden.

AMD Vega Architecture Preview (Slide 22)

AMD Vega Architecture Preview (Slide 23)

AMD Vega Architecture Preview (Slide 24)

AMD Vega Architecture Preview (Slide 25)

Die Folien zur "Vega Next Compute Unit" (NCU) offenbaren die Vega-Architektur als perfekt geeignet für Berechnungen in halber (FP16) und viertel (Int8) Rechengenauigkeit – denn bei Vega steigt der Rechendurchsatz mit abnehmender Rechengenauigkeit äquivalent an. Sprich: Doppelte Rechenleistung bei FP16 und vierfache Rechenleistung bei Int8 – jeweils gegenüber FP32 (aka "SinglePrecision"). Das Fehlen irgendwelcher exakter Angaben zu FP64 (aka "DoublePrecision") läßt vermuten, das die inoffiziellen Roadmaps hierzu Recht hatten und die Vega 10/11 Grafikchips noch keine besonderen FP64-Fähigkeiten mit sich bringen – dies soll dann der Job des nachfolgenden Vega-20-Chips werden.

Die in den Folien genannten 128 FP32-Operationen pro Takt in einer "Vega NCU" bedeuten im übrigen, das AMD bei der Vega-Architektur weiterhin an den gewohnten 64 Shader-Einheiten pro Shader-Cluster festhält – da eine Shader-Einheit üblicherweise eine (theoretische) Rechenleistung von zwei FP32-Operationen pro Takt mit sich bringt. Alle Thesen von einem regelrechten Umbau der Shader-Cluster hin zu asynchronen Hardware-Anordnungen sind damit zumindest in der Vega-Architektur noch nicht zu finden. AMDs neue Shader-Cluster sind zwar flexibel, was die simultane Ausführung von Int8-, FP16- und FP32-Befehlen ausgeht, aber dies passiert augenscheinlich nicht auf Hardware-Ebene, sondern dürfte über die Lastscheduler gelöst werden.

AMD Vega Architecture Preview (Slide 26)

AMD Vega Architecture Preview (Slide 27)

AMD Vega Architecture Preview (Slide 28)

AMD Vega Architecture Preview (Slide 29)

Die restlichen Folien beschäftigen sich noch mit einzelnen Verbesserungen beim Verbrauch an Speicherbandbreite, der Vorab-Erkennung für das finale Bild nicht benötiger Rechenaufgaben sowie der besseren Anbindung der Hardware-Einheiten an den Level2-Cache. Was davon was bringt, ist ohne bessere Erklärungen seitens AMD schwer zu sagen. Leider haben nicht einmal die Berichte dieser Hardware-Webseiten, welche jene AMD-Präsentation zur Vega-Architektur unter NDA bereits im Dezember erhalten haben, hierzu großartig erhellendes zu sagen – viel mehr als eine Beschreibung dessen, was man auf den AMD-Folien sehen kann, ist leider nirgendwo zu lesen.

AMD Vega Architecture Preview (Slide 30)

AMD Vega Architecture Preview (Slide 31)

AMD Vega Architecture Preview (Slide 32)

AMD Vega Architecture Preview (Slide 33)

AMD Vega Architecture Preview (Slide 34)

AMD Vega Architecture Preview (Slide 35)

AMD Vega Architecture Preview (Slide 36)

AMD Vega Architecture Preview (Slide 38)

Am Ende ist es in der Tat wirklich ein "Preview" (aka eine Vorschau) auf AMDs Vega-Architektur geworden, aber leider nicht mehr – nicht ganz unähnlich zu AMDs seinerzeitiger Zen-Präsentation, welche schließlich auch noch keine vollständige Architektur-Betrachtung zuläßt. Zieht man im übrigen den Zeitrahmen herbei, welcher bei Zen zwischen jener Architektur-Präsentation vom August 2016 und dem (vermutlichen) Launch im Februar 2017 liegt (= 7 Monate), dann dürfte auch klar sein, das der Vega-Launch noch einige Monate entfernt sein wird. Nicht zu vergessen hatte AMD auch das Jahr 2016 mit umfangreichen Polaris-Teasern begonnen – und den ersten Produkt-Launch dann erst zwei Tage vor Ende des zweiten Quartals hingelegt. Dies soll nicht sagen, daß dies bei Vega genauso lange dauern muß – aber man sollte einfach keine Hoffnung auf Vega-basierte Produkte noch im ersten Jahresquartal hegen.