Twitterer OneRaichu macht klarer, wie das Wirrwarr um mögliche Desktop-Ausführungen zu "Meteor Lake" zu verstehen ist: Der hierfür einstmals gedachte "dicke" Chip mit wahrscheinlich 8 Performance- sowie 16 oder 24 Effizienz-Kernen wurde gestrichen – aber nichtsdestotrotz wird es Desktop-Produkte auf Meteor-Lake-Basis geben. Nur sind jene eben durch die aktuelle Limitation auf 6 Performance- und 8 Effizienz-Kerne nicht mehr für die höchsten Ansprüche geeignet. Somit wird die Aufgabe von Intels 2024er Consumer-Generation ein "Raptor Lake Refresh" übernehmen müssen, hierin eingestreut sollten sich dann diverse Meteor-Lake-Modelle für den Desktop finden lassen. Offen bleibt derzeit nur, ob Meteor Lake bedeutsame Teile des Desktop-Portfolios stellt, oder eventuell nur bei nebensächlichen Modellen (wie den T-Modellen auf 35W TDP) zum Einsatz kommt.

The MTL-S chip is canceled, but MTL-S product exists.
It became one MTL-P variant, and GT1 uses 64EU GT1 iGPU.
At last, it returns to its initial state.
You can see what is the initial state on my last year's twitter.
Quelle:  OneRaichu @ Twitter am 21. Februar 2023

Die nachfolgende Intel-Generation "Arrow Lake" soll dann bekannterweise wieder eine "vollständige" Generation sein, mit einem kompletten Produktangebot für Desktop- und Mobile-Bedürfnisse. Laut TechPowerUp steht hierzu allerdings eventuell eine Verzögerung der bisher grob auf das Jahr "2024" lautenden Release-Pläne an, denn Intel soll seine Bestellungen an 3nm-Wafern bei TSMC auf das vierte Quartal 2024 verschoben haben. Damit wäre kein Launch im Jahr 2024 mehr möglich, sondern frühestens Anfang bis Mitte 2025 – was jetzt kein ganz so großer Unterschied ist, aber dann muß die Kombination "Meteor Lake" und "Raptor Lake Refresh" um so länger durchhalten. Intel läßt bei TSMC das Grafik-Die von "Arrow Lake" herstellen, das CPU-Die kommt weiterhin von Intel. Als weitere Auslegungs-Möglichkeit könnte man natürlich auch darüber spekulieren, dass Intel nunmehr aus Gründen der Unterauslastung der eigenen Halbleiterwerke auch jenes Grafik-Die lieber selber herstellen will.

Inwiefern Intels eigene Halbleiter-Fertigung unterausgelastet ist, läßt sich natürlich genauso nur spekulieren. Aber wenn Intel derzeit auf Teufel komm raus Prozessoren in den Markt drückt, bedeutet es wohl, dass da große Fertigungskapazitäten schlummern, welche im Zuge der Chipkrise und Intels vorheriger Lieferkrise aufgebaut wurden. Intel wird hier intern sicherlich die Fertigungszahlen schon wieder nach unten korrigiert haben – was dann aber auch bedeutet, dass diese großen Kapazitäten auf andere Aufträge warten. Die bei TSMC einmal vorgeorderten 3nm-Wafer lassen sich hingegen wohl auch für andere Produkte verwenden, beispielsweise Intel-Grafikchips der Celestial-Generation. Eine ganz sichere Sache ist eine sich aus dieser Meldung eventuell ableitende Arrow-Lake-Verschiebung somit wohl noch nicht.

TweakPC berichten über ein Update der ATX 3.0 Spezifikation von diesem Februar, womit Spezifikations-Ersteller Intel einige Unklarheiten und Ungereihmtheiten der originalen Spezifikation ausräumt. So werden die Vorgaben zu Lastspitzen etwas reduziert und die Anschluß-Beschriftungen hingegen obligatorisch (konnten vorher gänzlich weggelassen werden), zugleich widmet man sich auch dem Punkt der Konstruktion des 12VHPWR-Steckers. An dieser Stelle reicht es leider nur zur Empfehlung zugunsten eines neuen "4 Spring" Stecker-Designs (anstelle des bisher genutzten "3 Dimple" Designs), was zu einer Vergrößerung der Kontaktfläche und somit weniger Problemen mit zu heiß werdenden Steckern führen soll.

Wie gesagt geht Intel hierbei einer klaren Neuregelung aus dem Weg, womöglich auch im Bestreben, jegliche Schuld am Dilemma des bisherigen 12VHPWR-Steckers von sich selbst weisen zu können. Aus technischer Sicht wäre eine verpflichtende Anforderung besser gewesen, wobei sich die Hersteller wegen der bei der GeForce RTX 4090 durchaus in gewisser Anzahl aufgetretenen Fälle sowieso schon selbst bewegt haben und über bessere Konstruktionen etwaigen RMA-Fällen bereits praktisch vorbeugen. Die aktualisierte ATX 3.0 Spezifikation läßt über diese "Kann"-Angabe jedoch die Möglichkeit offen, dass es jederzeit wieder zu derartigen Fällen kommen kann, wenn ein Hersteller irgendwo im Cent-Bereich sparen will oder aber wo der Betrug am Kunden (vorgeblicher) Teil der Lebensphilosophie ist.

Von RedGamingTech @ YouTube kommen interessante Ausführungen dazu, was sich hinter Intels "Royal Core" Projekt verbirgt, welches schließlich schon seit einer ganzen Zeit durch die Gerüchteküche schwappt. Bekannt ist schon, dass damit nicht eine einzelne CPU-Architektur gemeint ist, sondern eine Serie an CPU-Architekturen, womöglich anfangend nach "Lunar Lake". Der Clou liegt dabei laut RedGamingTech in der Zusammenführung von Performance- und Effizienz-Kernen in eine Art von "Hybrid" CPU-Kern, welcher also mit demselben Silizium beide Aufgaben übernehmen kann. Praktisch soll sich ein solcher Hybrid-Kern dann entweder als ein Performance-Kern oder als mehrere Hybrid-Kerne ansteuern lassen, je nachdem was für die konkret vorliegende Aufgabensituation besser geeignet ist. Die zur Untermauerung angesetzte Grafik stammt allerdings aus Intels Marketing-Material zu "Alder Lake", zeigt somit eine Hybrid-Architektur und (noch) keinen Hybrid-Kern.

Intel "Hybrid" CPU-Kern des "Royal Core" Projekts (?)
(PS: Grafik wurde von Intel zur Demonstration der Hybrid-Architektur von "Alder Lake" verwendet und soll original keinen Hybrid-Kern zeigen)

Damit kann jeder selber entscheiden, wie weit man dieses Gerücht Ernst nimmt, die hier herauskommende Technik ist in jedem Fall erst in der zweiten Hälfte der Dekade spruchreif. Aus technologischer Sicht wäre vorstellbar, dass Intel hierbei in Richtung eines erweiteren HyperThread-Ansatzes samt mehr Ausführungs-Einheiten und Register im Hybrid-Kern geht. Damit wird der einzelne Kern sehr mächtig, aber wohl auch ziemlich volumiös und damit stromfressend. Dafür würde sich jener Kern aber auch gut in einzelne kleinere Kerne aufteilen lassen, welche in diesem Modus möglichst unabhängig voneinander arbeiten können und somit als Effizienz-Kerne durchgehen könnten. Bekommt Intel dieses Modell hin, wäre dies sicherlich die Grundlage für viele nachfolgende CPU-Generationen – und gleichzeitig könnte man sich damit dann den Entwicklungsaufwand von zwei CPU-Architekturen gleichzeitig sparen.