Twitterer Greymon55 (Tweet inzwischen gelöscht, Screenshot untenstehend) hatte wieder einmal ein kleines Hardware-Rätsel aufgestellt, welches jedoch recht fix seitens KD42650782 gelöst wurde, wie von Greymon55 umgehend bestätigt. Das Rätsel ließ sich mit "nVidia's Hopper will tape-out soon" auflösen – und zeigt somit den in Bälde zu erwartenden Tape-Out dieses NextGen-HPC-Chips an. Dies bedeutet natürlich mitnichten, dass die nächste Grafikchip-Generation gleich um die Ecke ist, denn insbesondere bei den HPC-Riesenchips dauert es vergleichsweise lange vom Tape-Out bis überhaupt nur zur offiziellen Vorstellung. Zum GP100 der Pascal-Generation wurde dessen Tape-Out beispielsweise im Juni 2015 gemeldet (mit unklarem Zeitpunkt, wann der Tape-Out konkret ablief) – den Chip hat nVidia dann aber erst im April 2016 vorgestellt und eher erst Richtung Jahresende 2016 ausgeliefert.

nVidia "Hopper" Tape-Out: Twitter am 20. Juli 2021

Auch aus der Zeitdifferenz zwischen HPC- und erstem Gaming-Chip läßt sich nicht viel herauslesen: Bei Pascal war dies nahezu zeitgleich, bei Volta/Turing augenscheinlich komplett getrennt (und daher mit einem ganzen Jahr Zeitversatz), bei Ampere dann mit mittlerer Zeitdifferenz zwischen HPC- und Gaming-Chip. Sofern man die Ampere-Generation als Maßstab nehmen möchte, würde dies für die nachfolgende Hopper/Lovelace-Generation möglicherweise bedeuten: Vorstellung von GH100 im Sommer 2022 für eine Auslieferung zum Jahreswechsel 2022/23 (was eine vergleichsweise sichere Annahme darstellt) – und Vorstellung wie Marktstart von AD102 zum Jahreswechsel 2022/23 (was dann wiederum eine sehr unsichere Annahme ist). Durch die faktische Auftrennung der Marktsegmente zwischen HPC und Gaming bei nVidia und nun auch noch teilweise die Benutzung jeweils anderer Chipfertiger läßt sich jedoch aus dieser Prognose für den GH100-Chip der Hopper-Generation leider noch keine belastbare Aussage für Gaming-Chips der Lovelace-Generation ableiten.

Ein anderer Tweet seitens Greymon55 @ Twitter spricht die Frage an, ob Navi 31 wirklich 160 Shader-Cluster hat. Was sich nach den ganzen Diskussionen und Teil-Leaks um das MCM-Konzept von RDNA3 auf den ersten Blick nach Blasphemie anhört, hat jedoch vermutlich eine ganz einfache Erklärung: Mittels der RDNA3-Architektur könnte AMD das bisherige Konzept von "Compute Unit" (CU) und "Workgroup Processor" (WGP) auflösen und zukünftig nur noch die WGPs weiterführen. Bei RDNA1 & RDNA2 enthält eine WGP jeweils 2 CU, auf den Blockdiagrammen werden jedoch regelmäßig nur die WGPs eingezeichnet. Gut möglich, dass die CUs in diesem System nur noch aus traditionellen Gründen existierten und mittels RDNA3 dann ab- bzw. aufgelöst werden. Damit würden die WGPs die neue kleinste Ordnungseinheit darstellen und dann vermutlich jeweils 128 FP32-Einheiten enthalten. An deren insgesamter Menge würde sich also nichts ändern, nur würde man das ganze halt eher als "80 Shader-Cluster" bezeichnen – wobei die (freie) deutsche Übersetzung in diesem Fall zielführender ist, denn "Shader-Cluster" bezeichnet einfach nur die kleinste Ordnungseinheit, welche mehrere FP32-Einheiten beinhaltet.

Is Navi31 really 160CU?
Quelle:  Greymon55 @ Twitter am 19. Juli 2021

Anders formuliert würde mit RDNA3 der Begriff "Shader-Cluster" von den CUs zu den WGPs wechseln. Wichtiger sind natürlich die inhaltlichen Änderungen, denn wenn eine WGP die kleinste Ordnungseinheit mehrerer FP32-Einheiten darstellt, sind Verdrahtungslogik und Caches natürlich darauf anzupassen. Im Endeffekt würde man damit dem Prinzip von Ampere folgen, wo ja auch die Shader-Cluster nunmehr gleich 128 FP32-Einheiten enthalten. Hoffentlich geht dies bei AMD dann allerdings mit einer wirklichen Anpassung der Verwaltungslogik an diesen Schritt einher – denn bei Ampere wurde wie bekannt einfach nur die FP32-Power verdoppelt, was mangels größerer Anpassungsarbeiten am Grunddesign dann zu einem relativ gesehen zur Rohleistung nur klar unterdurchschnittlichen Performancegewinn führte. Bei AMD muß man sich um diesen Punkt aber vermutlich weniger Sorgen machen, da die WGPs schon bei RDNA1/2 in den Vordergrund getreten sind und alles auf diese ausgerichtet wurde.

Die (vermutliche) Abschaffung der CUs bei der RDNA3-Architektur ist dann nur der letzte Schritt auf einem bereits begonnenen Weg. Jener ist sicherlich folgerichtig in einer Zeit, wo die Anzahl der FP32-Einheiten nunmehr schon fünfstellig geworden ist und damit auch die zugrundeliegenden Verwaltungseinheiten immer größer werden müssen, um die Gesamteffizienz oben zu halten. Jene bedingt weder zu kleinteilige Designs (mit zu vielen Shader-Clustern) noch zu großteilige Designs (mit zu grober Unterteilung). Um zur Ausgangsfrage zurückzukehren: Insofern AMD jene vermutliche Abschaffung der Hardware-Einheit "Compute Unit" beim RDNA3-Design tatsächlich in Vorbereitung hat, dürfte man jedoch aus Kompatibilitätsgründen den Begriff "CU" dennoch weiterführen – was dann auch erklären könnte, wieso die allererste Treiber-Angabe zum Navi-31-Chip sich auf nur "80 CU" belief.

Coreteks @ Twitter berichten hingegen zu den erst einmal nachfolgenden RDNA2-Lösungen: Danach soll die Radeon RX 6600 non-XT angeblich erst im Zeitrahmen September/Oktober daherkommen – was deutlich abweichend wäre zur kürzlichen Meldung, wonach diese Navi-23-basierte Grafikkarte zusammen mit der Radeon RX 6600 XT am 11. August antreten soll. Denkbar wäre an dieser Stelle allerdings auch die Zwischenvariante, dass hiermit eigentlich die Navi-22-basierte Radeon RX 6700 gemeint ist – welche durchaus noch zwischen Radeon RX 6600 XT und 6700 XT passen sollte. Und zweitens soll Navi 24 und damit die wahrscheinliche Radeon RX 6500 Serie erst zum Jahresende erscheinen. Auch in diesem Fall werden die ursprünglichen AMD-Pläne somit einigermaßen gestreckt – danach hätten Navi 22 & Navi 23 bereits im Frühjahr 2021 komplett im Markt stehen sollen und war Navi 24 wohl für den Sommer 2021 angedacht gewesen.

6600 Non-XT September/October
Navi24 end of this year
Quelle:  Coreteks @ Twitter am 20. Juli 2021