VideoCardz zeigen eine Intel-Folie zu "Raptor Lake", welche der Chipentwickler auf einer fernöstlichen Veranstaltung präsentiert hatte. Jene enthält die kompletten Plattform-Spezifikationen zur kommenden 13. Core-Generation, bestätigt in dieser Frage einige vorherige Gerüchte und klärt vor allem über den offiziellen Speichersupport von "Raptor Lake" auf: Jener wird bis zu DDR5/5600 reichen – nachdem für "Alder Lake" offiziell bei DDR5/4800 Schluß ist (alles mehr gilt Intel-offiziell dann als "Overclocking"). Bestätigt wird daneben auch, dass es beim bekannten PCI-Express-Interface bleibt, es also wie bei Alder Lake nur 16x PCIe 5.0 Lanes aus der CPU selber heraus gibt. Eine SSD würde somit typischerweise nur mittels der zusätzlichen 4x PCIe 4.0 Lanes angeschlossen werden können.

Zu diesem Punkt existiert im übrigen das Gerücht, dass Intel diesen Malus dann Chipsatz-seitig ausgleichen will: Der Z790-Chipsatz soll einen eigenen Support für PCI Express 5.0 mitbringen, um auch die SSD hiermit anbinden zu können. Allerdings muß klar sein, dass jener Chipsatz CPU-seitig auch nur an 8x PCIe 4.0 Lanes hängt – sprich, eine an 4x PCIe 5.0 angebundene SSD damit schon die komplette Chipsatz-Anbindung ganz alleine belegt. Dies kann auf reinen Benchmark-Systemen mit keinen weiteren Geräten zu einem negierbaren Performance-Verlust reichen, aber in der Praxis voll ausgebauter Systeme kann sich da durchaus ein beachtbarer Nachteil einstellen. Gegen-Argumentativ dürfte sich jener Nachteil allerdings nicht all zu bald einfinden, denn üblicherweise dürften die ersten PCIe-5.0-SSDs die maximalen Möglichkeiten einer Anbindung mit 4 Lanes PCIe 5.0 (bei weitem) nicht ausnutzen.

Die ComputerBase hat sich mit den (zahlreichen) AMD-Patentanträgen zugunsten von MCM-Konstrukten im Grafik-Bereich auseinandergesetzt. Jene gehen primär die Frage an, wie eine gute Aufteilung und Auslastung bei Benutzung mehrerer "Graphics Compute Die" (GCD) zu erreichen ist, haben dafür teilweise durchaus intelligente Lösungsansätze aufzubieten. Dies alles in Silizium zu gießen und performant lauffähig zu bekommen, dürfte natürlich die größere Schwierigkeit sein. Jene Patentanträge stützen daneben auch die These, wonach AMD für die RDNA3-Architektur tatsächlich (ursprünglich) an Konstruktionen mit mehreren GCDs gearbeitet hat, selbst wenn es nachfolgend eine Konzeptions-Änderung zurück zu nur einem GCD pro Grafikchip gab. Aber da jene wichtige Grundlagen-Arbeit nun einmal sowieso schon getan wurde, ist es für AMD nachfolgend ein leichtes, diese ursprüngliche Idee erneut zu aktivieren – sofern jene bei dieser oder der nächsten Grafikkarten-Generation gebraucht werden sollte.

Laut Twitterer 'Kepler_L2' trägt Navi 32 vermutlich ein 256-Bit-Speicherinterface sowie sind 6 MCDs bei Navi 31 immer mehr wahrscheinlich. Beides liegt sicherlich im Rahmen der bisherigen Vermutungen, erfährt jedoch über diese Wortmeldung ein weiteres Indizien-Bruchstück. Vor allem aber zeigen die 6 MCDs bei Navi 31 nicht nur die Breite des Speicherinterfaces mit 384 Bit an – sondern höchstwahrscheinlich auch die benutzte Menge an Infinity Cache mit 384 MB. Denn AMD benutzt bislang ausschließlich IF$-Bausteine á 64 MB – dies könnte man zwar prinzipiell auch ändern, aber diese Cache-Menge ist schön flexibel in alle Richtungen hin (alle Ziel-Größen sind erreichbar, ohne all zu viele Einzelchips zu benötigen), ergo muß man etwas funktionierendes auch nicht unbedingt ändern. Im Gegensatz zu nVidia zieht AMD somit die Speicherinterfaces seiner NextGen-Spitzenchips nach oben – allerdings nur auf den gleichen Stand wie nVidia, nicht darüber hinausgehend.

N32 is 256-bit apparently so most likely the RX 7700 XT will be very cutdown model and there won't be any 10GB SKU.
Quelle:  Kepler_L2 @ Twitter am 4. Juli 2022
 
Navi31 with 6 MCD x 64-bit is looking more and more likely
Quelle:  Kepler_L2 @ Twitter am 4. Juli 2022

Dies mag sicherlich damit zusammenhängen, dass AMD den größeren nominellen Rechenleistungs-Sprung in der Vorbereitung hat: Bei nVidia liegt jener beim 2,5fachen, von den 40 TFlops der GeForce RTX 3090 Ti auf die bestenfalls 100 TFlops des AD102-Chips. Bei AMD liegt der nominelle Rechenleistungs-Sprung hingegen gleich beim 3,5fachen, von den 21,5 TFlops der Radeon RX 6950 XT auf die angepeilten 75 TFlops des Navi-31-Chips (Architektur-Verbesserungen jeweils noch nicht mit einbezogen). Um dies ausreichend mit Daten zu füttern, konnte AMD wohl letztlich nichts anderes, als auf die Interface-Breite von nVidia zu gehen. Zwar dürfte das Speicherinterface nicht in den MCDs selber liegen, sondern weiterhin im GCD – aber die Konstruktion soll wohl derart miteinander verschaltet sein, dass zu den MCDs immer ein Teil-Speicherinterface á 64 Bit gehört.