14

Gerüchteküche: Detaillierte und teils abweichende Spezifikationen zu den drei RDNA3-Grafikchips

Von Angstronomics (bisher bekannt über Details zur Grafik-Lösung von Ryzen 7000) kommt ein detaillierter Leak zu den drei RDNA3-Grafikchips Navi 31, Navi 32 und Navi 33 – mit teilweise neuen und teilweise abweichenden Spezifikationen gegenüber dem bisherigen Gerüchte-Stand. Der Detail-Grad der Informationen ist gerade für das AMD-Feld sehr hoch, hier hatte man augenscheinlich Zugang zu echten Quellen. Der hiermit postulierte Navi-31-Codename "Plum Bonito" wurde interessanterweise bereits in diesem Mai derart genannt. Die Darbietungsform erinnert auch wenig an reißerische Leaks, so dass man trotz der vergleichsweise neuen Webseite der Sache durchaus seine Chance geben sollte. Zudem wird weder etwas gänzlich neues oder irgendwie unmögliches versprochen, sondern die bisher bekannten Spezifikationen sogar an einigen Stellen etwas reduziert.

Navi 33 Navi 32 Navi 31
Gfx-ID gfx1102 gfx1101 gfx1100
Codename "Hotpink Bonefish" "Wheat Nas" "Plum Bonito"
Aufbau monolithisch Chiplet: 1x N32-GCD + 4x MCD Chiplet: 1x N31-GCD + 6x MCD
Chipfläche ~203mm² (TSMC N6) ~200mm² GCD (TSMC N5) + 4x 37,5mm² MCD (TSMC N6) = ~350mm² ~308mm² GCD (TSMC N5) + 6x 37,5mm² MCD (TSMC N6) = ~533mm² (+ optional 3D V-Cache)
Hardware 2 Shader-Engines, 4 Shader-Arrays, 16 WGPs, 32 CUs, 4096 FP32-Einheiten 3 Shader-Engines, 6 Shader-Arrays, 30 WGPs, 60 CUs, 7680 FP32-Einheiten 6 Shader-Engines, 12 Shader-Arrays, 48 WGPs, 96 CUs, 12'288 FP32-Einheiten
Infinity Cache 32 MB 64 MB 96 MB + optional 96 MB 3D V-Cache
Speicherinterface 128 Bit GDDR6 256 Bit GDDR6 384 Bit GDDR6
weitere Infos Mobile-first, Design-kompatibel zu Navi-23-PCBs, schneller als Top-Alchemist zu weniger als der Hälfte der Kosten und geringerem Stromverbrauch tritt erst 2023 an, auch als HighEnd-Lösung für Mobile Referenz-Karten im 3-Fan-Design und zwei 8-Pin-Stromsteckern, Salvage-SKU mit 42 WGP und 5x MCD (= 320-Bit-Interface, 80 MB IF$)
1:1-Wiedergabe der Informationen seitens Angstronomics

Vom Grundsatz her ist vielmehr alles sehr ähnlich zum bisher bekannten Stand: Navi 33 monolithisch unter 6nm, Navi 32 & 31 dann im Chiplet-Verfahren mit aber jeweils nur einem GCD unter 5nm sowie mehreren MCDs unter 6nm. Auch der Hardware-Aufbau von Navi 33 und Navi 31 wird jeweils gleich zum bisherigen Stand beschrieben, eine gewisse Änderung ergibt sich hingegen bei Navi 32: Anstatt der bisher genannten 4 Shader-Engines mit 32 WGP und 8192 FP32-Einheiten sollen es jetzt nur noch 3 Shader-Engines mit 30 WGP und 7680 FP32-Einheiten sein. Damit rückt Navi 32 etwas von Navi 31 weg und verkürzt den bislang übergroßen Abstand zu Navi 33 – ergo eine durchaus sinnvolle Design-Entscheidung. Allerdings soll AMD laut Angstronomics bereits im Jahr 2019 diese Konfiguration festgelegt und im Jahr 2020 dann finalisiert haben.

Die bisherigen Leaks müssten somit (in dieser Frage) falsch gewesen sein, oder auch falsch intepretiert sowie darauf basierend falsche Interpolationen durchgeführt haben. Dass Navi 31 lange Zeit (über das Jahr 2021 hinweg) mit 15'360 FP32-Einheiten genannt wurde, könnte sich heuer nun schlicht als der Vorgeschmack auf "Dual Navi 32" entpuppen – denn nach den neuen Daten zu Navi 32 ergibt dessen doppelte Ausführung genau jene 15'360 FP32-Einheiten. Eine andere sehr deutliche Abweichung vom bisherigen Gerüchte-Stand gibt es beim Infinity Cache, wo Angstronomics durch die Bank weg deutlich kleinere Größen vermelden. Der optionale 3D V-Cache bleibt bestehen, jener soll jedoch nur noch bei Navi 31 realisiert werden. Interessanter Nebenpunkt: Rein technisch könnte AMD den 3D V-Cache auch zweifach stappeln, sprich zwei Lagen an extra Cache zum Einsatz bringen.

Bei diesem Infinity Cache ergibt sich dann auch der einzige Punkt, wo man durchaus an diesen neuen Hardware-Daten seitens Angstronomics zweifeln kann: Denn die IF$-Größen sind bei Navi 32 mit 64 MB schon klein, bei Navi 33 mit 32 MB dann jedoch spartanisch. Dies ist gerade einmal die IF$-Größe von Navi 23 – und jener Chip als Basis der Radeon RX 6600 Serie reißt wie bekannt keine Bäume aus. Sicherlich muß AMD vielleicht gerade Navi 33 nicht besonders viel Infinity Cache mitgeben, wenn die Zielsetzung eher nur FullHD ist. Aber dass die Anforderungen an diesen extra Cache zur Entlastung des Speicherinterfaces nicht mit der Zeit steigen, ist eigentlich unwahrscheinlich. Und dass sich Navi 33 auf nur 2 Raster-Engines, 4096 FP32-Einheiten, 128 Bit Speicherinterface und nur 32 MB IF$ mit Navi 21 auf 4 Raster-Engines, 5120 FP32-Einheiten, 256 Bit Speicherinterface und 128 MB IF$ messen kann, ist trotz gehörigem Mehrtakt nicht ganz so einfach zu glauben.

bisherige Leaks Angstronomics
AMD Navi 31 192 MB IF$ zzgl. optional 192 MB per 3DVC 96 MB IF$ zzgl. optional 192 MB per 3DVC
AMD Navi 32 128 MB IF$ zzgl. optional 128 MB per 3DVC
4 Shader-Engines mit 32 WGP (8192 FP32)
64 MB IF$, kein optionaler IF$ per 3DVC
3 Shader-Engines mit 30 WGP (7680 FP32)
AMD Navi 33 128 MB IF$ 32 MB IF$
Hinweis: Nur jene Punkte mit Differenzen notiert.

Denkbar an dieser Stelle, dass Navi 33 dies nicht ganz schafft. Ein gewisser Performance-Abschlag ist wegen des halbierten Speicherinterface sowie des geviertelten IF$ einfach anzunehmen, selbst wenn die FP32-Rohleistung mittels des Mehrtakts gehalten werden kann. Aber generell sind die IF$-Größen bei RDNA3 wie gesagt eher klein, auch die nur 64 MB von Navi 32 – welche nicht mehr mittels 3D V-Cache nachgerüstet werden sollen (rein technisch bleibt die Option natürlich bestehen). Dies hängt mit der seitens Angstronomics mehrfach thematisierten Zielsetzung bei der RDNA3-Generation zusammen: Die Chipfläche zu optimieren, damit die Kosten im Lot bleiben – und man möglichst wenig der augenscheinlich knappen 5nm-Wafer belegt. AMD ist in dieser Frage wohl ein gebranntes Kind nach den Ereignissen der Jahre 2020/21, wo man mitten im IT-Boom bei weitem nicht so viel liefern konnte, wie (seinerzeit) an Nachfrage bestand.

Deswegen bleibt der Navi-33-Chip auch auf der 6nm-Fertigung, ist aber mit ~203mm² auch ausreichend klein (Navi 23: 236mm²), damit man nicht zwingend auf die 5nm-Fertigung gehen müsste. Für die generell (angesichts der verbauten Hardware-Einheiten) kleinen Chipflächen hat AMD angeblich alles entschlackt, was man heuer nicht mehr so wirklich braucht. So soll am Ende eine WGP von RDNA3 (auf der gleichen Fertigung) sogar etwas kleiner als eine WGP von RDNA2 herauskommen, trotz wie bekannt verdoppelten FP32-Einheiten. Dass ergibt zumindest aus Sicht der Chipfläche einen klaren Dimensionssprung – welcher natürlich immer auch die Frage nach sich zieht, ob man so viel FP32-Einheiten äquadat auslasten bzw. mit Daten füttern kann. Ob eine RDNA3-WGP so viel Dampf entwickelt wie (Taktraten-normiert) zwei RDNA2-WGPs, bleibt ergo in Frage und damit abzuwarten.

Dennoch kann man diese neuen Navi-3X-Spezifikationen seitens Angstronomics sicherlich als "solider" einordnen als die bisher bekannten Daten: Die Hardware-Abstände zwischen den drei Chips sind sinnvoller, die kleinen Chipflächen erklären die weitere Verwendung der 6nm-Fertigung (allein) bei Navi 33, der gesamte Ansatz läßt ein durchgehendes Design-Ziel (wenig Chipfläche, trotz Anpeilung der Leistungsspitze bei Navi 31) erkennen. Die Detailliertheit der Informationen sowie deren unaufgeregte Darbietung zeigen beiderseits darauf hin, dass eine Schaumschlägerei hierbei ziemlich unwahrscheinlich ist. Andererseits geht man mit sehr detaillierten Ausführungen auch immer das Risiko ein, irgendwo in einzelnen Details falsch zu liegen (und dafür angezählt zu werden, egal ob das Gesamtbild stimmt). Wieviel von diesen neuen RDNA3-Spezifikationen stimmt, dürfte sich schon in der nächsten Zeit ergeben, denn zumindest Navi 31 soll wohl noch dieses Jahr (November) erscheinen.