Gemäß Fudzilla wird AMD die kommende Grafikchips-Generation Mitte/Ende Oktober vorstellen. Ob die Karten direkt nach Vorstellung verfügbar sind, ist derzeit unklar, aber eher unwahrscheinlich – dafür gibt es derzeit noch zu wenige Signale und Informationen seitens der Grafikkarten-Hersteller. Vermutlich wird es also einen Präsentationstag für die gesamte neue Chip-Generation geben und dann abgestufte Launchtermine je nach den einzelnen Grafikchips und der darauf basierenden Lösungen. AMD ist derzeit schließlich auch nicht in Not ob einer besonders fixen Vorstellung der neuen Karten, da sich die "alten" Karten weiterhin hervorragend schlagen und nVidia immer noch an der Vervollständigung seines eigenen DirectX11-Portfolios bastelt.

Als Nachtrag zu unserem aktuellem Artikel zu den Eckdaten der AMD-Grafikchips Cayman und Barts wäre anzufügen, daß derzeit noch viele Möglichkeiten offen sind – wie beispielsweise diese, daß AMD die großen Veränderungen nur am HighEnd-Chip Cayman vornimmt und die kleineren Chips derselben Serie sich viel stärker an der aktuellen RV8xx/Evergreen-Architektur ausrichten. Dies trifft besonders für die Frage nach den 4-D oder 5-D VLIW Shader-Einheiten zu: Unter Umständen hat Cayman diese effizienteren Shader-Einheiten, Barts und die weiteren kleineren Chips der Serie aber nicht – wie gesagt ist in dieser Frage noch alles möglich, womit unserer Performance-Prognosen im Artikel ja auch zweifach ausgeführt wurden, für beide möglichen Fälle.

Und da natürlich an dieser Stelle die Frage nach einer genaueren Erklärung der 4-D und 5-D VLIW Shader-Einheiten auftaucht: AMD benutzt seit dem R600-Chip (Radeon HD 2900 Serie) ein Design, wo fünf Shader-Einheiten so zusammengeschlossen sind, daß diese mittels eines Befehlsblocks gleichzeitig angesprochen werden. Für ein solches Modell der zusammengefassten Shader-Einheiten ist eine gute Auslastung mit entsprechendem Code, der jeder Recheneinheit auch etwas zu tun gibt, natürlich elementar – und in der Praxis hat AMD festgestellt, daß man die fünfte Einheit der Chip-Designs von R600 bis RV870/Cypress (Radeon HD 5800/5900 Serien) eher selten auslastet (die sogenannte T-Einheit). Demzufolge will man zukünftig nur noch vier Shader-Einheiten so zusammenfassen, daß sie mit einem Befehlsblock gleichzeitig angesprochen werden.

Das ganze soll im besten Fall zu 98,5 Prozent so effizient wie ein Modell mit 5-D Einheiten sein – sprich, wenn man bei einem Chip wie dem RV870/Cypress mit seinen 1600 Shader-Einheiten in 5-D Anordnung die fünfte Shader-Einheit jeweils komplett weglassen würde, sollte trotz der Reduktion auf dann nur noch 1280 Shader-Einheiten die Rechenleistung nur 1,5 Prozent niedriger liegen. Wenn man dann diesen 4-D Chip wieder mit 1600 Shader-Einheiten (aber eben in 4-D Anordnung) ausrüstet, würde man mit nunmehr wieder der gleichen Anzahl an Recheneinheiten auf der einen Seite 1,5 Prozent verlieren, auf der anderen Seite 25 Prozent mehr effektive Recheneinheiten gewinnen. Ein 4-D Chip mit der gleichen Anzahl an Recheneinheiten wie ein 5-D Chip wäre also klar schneller, bei unveränderten Taktraten und keinen sonstigen Änderungen in der Praxis um 10 bis 15 Prozent.

Sollte AMD bei den kommenden Grafikchips also schon 4-D VLIW Shader-Einheiten verbauen, wären die für den Cayman-Chip genannten 1920 Shader-Einheiten also bedeutend höhergewichtig als wenn dies "nur" 5-D Einheiten wären. AMD müsste vergleichsweise rund 2360 5-D Shader-Einheiten ansetzen, um auf die gleiche praktische Rechenleistung wie mit 1920 4-D Shader-Einheiten zu kommen – und 2360 Shader-Einheiten gegen die 1600 Shader-Einheiten des RV870/Cypress-Chips hören sich dann schon ganz anders an als 1920 vs. 1600 Einheiten. Aber wie gesagt ist es derzeit ungewiß, ob AMD bei den kommenden Grafikchips schon die geplanten 4-D VLIW Shader-Einheiten verbaut. Genauere Erklärungen zu den einzelnen Anordnungen der Shader-Einheiten – 1-D, 4-D und 5-D – sind daneben auch einem älteren Thread unseres Forums zu entnehmen.

Wie die X-bit Labs berichten, will AMD erstaunlicherweise seiner aktuellen Prozessoren-Generation nochmals zwei neue Top-Modelle spendieren: Im Vierkern-Bereich der Phenom II X4 975 BE mit dann 3.6 GHz Takt und im Sechskern-Bereich der Phenom II X6 1100T mit dann 3.3 GHz Takt. In beiden Fällen handelt es sich nur um ein geringes Takt-Update gegenüber den aktuellen Top-Modellen von jeweils 100 MHz Mehrtakt, dies allerdings zu einer gleichbleibenden TDP von 125 Watt – die Zeiten einer TDP von 140 Watt für die Spitzenmodelle von AMD sind glücklicherweise vorbei. AMD pflegt mit diesen kommenden neuen Prozessoren die alte und derzeit bei Intel maßgeblich in Vergessenheit geratene Tradition der ständigen Takraten-Updates, welche durch die bessere Beherschung der jeweils angesetzten Fertigungstechnologie möglich werden. Wer sich zurückinnern kann: Anfang der letzten Dekade gab es eigentlich ständig Taktraten-Updates, AMD und Intel lieferten sich seinerzeit einen heftigen Taktraten-Kampf – zuerst auf dem Weg zum ersten Gigahertz-Prozessor und dann auf dem Weg zum ersten 2-GHz-Prozessor.

Bei Intel ist diese Tradition ein wenig eingeschlafen – aber der CPU-Bauer muß derzeit schließlich auch nicht all das bieten, was in den eigenen Prozessorendesigns an Takt noch so schlummert, dafür ist AMDs Angebot derzeit noch nicht schlagkräftig genug. Dies könnten nur die kommenden AMD CPU-Architekturen Llano (Mainstream) und Bulldozer (HighEnd) ändern, welche dann aber ihrerseits auch schon wieder gegen eine neue Intel-Architektur in Form von Sandy Bridge antreten werden müssen. Dabei dürfte Intel sogar den Vorteil des früheren Starts haben, denn die ersten Ausführungen von Sandy Bridge werden schon Anfang Januar an den Start gehen, während AMDs Llano-Architektur erst im Laufe des Frühjahres zu erwarten ist und die HighEnd-Architektur Bulldozer gar erst zum Endes des ersten Halbjahrs 2011.