AMDs Carrizo-APU kommt mit über 3 Milliarden Transistoren

Die EETimes [1] erwähnen in ihrer Berichterstattung zur ISSCC interessante Details zu AMDs kommender letzter APU auf Basis der Bulldozer-Architektur, "Carrizo [2]". Jene wurde bisher [3] als nur geringfügig abweichend gegenüber der aktuellen AMD-APU "Kaveri [4]" begriffen, da es weiterhin vier CPU-Rechenkerne samt 512 Shader-Einheiten bei der integrierten Grafik geben soll. Einzig allein der Sprung von der Steamroller- zur Excavator-Ausbaustufe der Bulldozer-Architektur erschien bislang als der interessante Punkt zu Carrizo – neben wilden Spekulationen über Speicherinterfaces für GDDR5, eDRAM oder HBM [5] vielleicht.

Solcherart Spekulationen darf man nun jedoch angesichts der Größenangaben zu Carrizo neu aufleben lassen: Während Kaveri in der 28nm-Bulk-Fertigung von GlobalFoundries 2,41 Milliarden Transistoren auf 245mm² Chipfläche packt, sollen es bei Carrizo in der anscheinend identischen Fertigung nun gleich mehr als 3,1 Milliarden Transistoren sein – aber auf wiederum nur 245mm² Chipfläche. AMD würde hierbei also nicht nur die Packdichte deutlich steigern (eine Disziplin, in welcher AMD über seine Grafikchips viel Erfahrung hat), sondern eben auch für faktisch den gleichen Inhalt gute 700 Millionen mehr Transistoren aufbieten – sehr ungewöhnlich, wenn da nicht weitere Funktionen versteckt wären.

Als erstes würde einem da das (zusätzliche) DDR4-Speicherinterface einfallen, welches zuletzt schon [14] als faktisch bestätigt galt. Jenes soll zwar anfänglich nicht zum Einsatz kommen, kann aber in der Zukunft jederzeit aktiviert werden, womit AMD zeitnah auf die Preislage bei DDR4-Speicher reagieren kann – sobald es sich lohnt, wird es dann wohl auch DDR4-Ausführungen von Carrizo geben. Gerade da AMDs Zukunftspläne nach Bulldozer noch etwas vage sind, kann es passieren, daß Carrizo nicht all zu schnell abgelöst wird und daher länger durchhalten muß als die bislang jährlich neu aufgelegten AMD-APUs. In diesem Fall wäre DDR4-Speicher schnell verpflichtet – denn sobald Intel auf DDR4-Speicher umschwenkt, wird der Endkundenmarkt schnell DDR4-Speicher als "Grundvoraussetzung" ansehen.

Eine komplette Erklärung für 700 Millionen mehr Transistoren kann das DDR4-Speicherinterface aber nicht ergeben, jenes muß viel kleiner als diese Größenordnung sein. Was AMD also mit ein paar hundert Millionen "zusätzlicher" Transistoren bei Carrizo anfängt, bleibt dann tatsächlich dem Feld der Spekulationen überlassen: Denkbar wären zum einen Massetransistoren (zur besseren Taktbarkeit des Designs) oder aber eine technologische Aufrüstung der integrierten Grafiklösung – auch AMDs Tonga-Grafikchip [15] hat schließlich schon ebenfalls ca. 700 Millionen Transistoren, die bislang nicht erklärbar sind. Möglicherweise steckt hinter beiden Fällen eine gemeinsame Erklärung – aber auch alle anderen Theorien sind derzeit noch denkbar. Die 3,1 Milliarden Transistoren von Carrizo sind in jedem Fall eine heftige Größe für eine APU – zum Vergleich, Intels Haswell-Chips [16] sind selbst in der größten Vierkern-Anordnung mit GT3-Grafiklösung nur ungefähr 2 Milliarden Transistoren schwer.

Nachtrag vom 19. November 2014

Zur Frage, woher die 700 Millionen zusätzlichen Transistoren [17] der Carrizo-APU herkommen, gibt es auch eine ganz einfache Erklärung: Angeblich soll bei Carrizo die Southbridge (mit den Controller-Chips für SATA, USB, Sound, Netzwerk, etc.) bereits integriert sein. Jene dürfte zwar kaum alle 700 Millionen zusätzlichen Transistoren belegen, aber in der Summe von DDR4-Speicherinterface, Southbridge, volles HSA-Feature für die integrierte Grafik, eventuell mehr Cache und Massetransistoren könnte dies vielleicht hinkommen (und trotzdem besteht natürlich die Chance, daß da noch mehr vorhanden ist). Mit der integrierten Southbridge würden entsprechende Mainboards nochmals viel einfacher ausfallen können – allerdings verwundert dann ein wenig die Weiterverwendung des Sockels FM2+, denn egal des Sockels würde eine APU mit integrierter Southbridge sowieso immer vollkommen eigene Mainboards benötigen. Für den Desktop-Bereich macht die höhere Integration wohl am Ende nicht viel aus (sondern beschränkt eher die Wahlmöglichkeiten), im Mobile-Bereich könnte AMD an dieser Stelle viel Komplexität und damit Kosten einsparen, was die Notebook-Hersteller überaus gern sehen – und AMD in Zukunft vielleicht häufiger einmal verbauen als derzeit.