Im PCInlife Forum [1] (wie üblich sagenhaft schwer zu erreichen) sind einige Blockdiagramme zu nVidias Echelon-Architektur für das ExaScale-Projekt aufgetaucht. Das ExaScale-Projekt bezieht sich auf eine Ausschreibung der DARPA [2] über einen Großrechner mit einer Rechenleistung von einem ExaFlop/sec (eine Million TeraFlop/sec) für das Jahr 2018. Hierzu gehören dann nicht nur die Grafikkerne, welche die eigentliche Rechenleistung liefern sollen – sondern auch die CPUs und das Betriebssystem, faktisch also um ein komplettes System.
Demzufolge ist nVidias Echelon-Architektur für das ExaScale-Projekt höchstwahrscheinlich auch nicht mit den Consumer-Grafikchips desselben Zeitraums vergleichbar, nVidia dürfte hier etwas vollkommen eigenständiges entwickeln. Trotzdem dürften sich Anleihen der Echelon-Architektur natürlich auch in Consumer-Produkten wiederfinden – wenngleich es bis zum Jahr 2018 sowieso noch viel zu weit weg ist, um da irgendetwas seriöses prognostizieren zu können.
![]() Blockdiagramm zu nVidias Echelon-Architektur (2) [6] |
![]() Blockdiagramm zu nVidias Echelon-Architektur (3) [8] |
Klar ist nur, daß nVidia Echelon als 290mm² großen Chip im 10nm-Fertigungsverfahren plant. Echelon soll in dieser Ausführung über 64 "Shader Modules" (SM) verfügen, welche jeweils 32 Recheneinheiten beherbergt – dies sind vergleichsweise 2048 Shader-Einheiten. Frühere Angaben redeten allerdings von 4096 Recheneinheiten bei Echelon und dann rund 20 TeraFlop/sec pro Echelon-Chip – so oder so würde man erst in Zusammenschaltung einer sehr hohen Anzahl dieser Echelon-Chip das angepeilte Ziel von einem ExaFlop/sec erreichen. Gerade die für die Zusammenschaltung der Echelon-Chips benötigten Einheiten und Transistoren sind dann Dinge, welche eher weniger für Consumer-Produkte interessant sind. Sehr gute weiterführende Technik-Infos zu Echelon liefert zudem ein Diskussionsthread unseres Forums [9]
Nachtrag vom 18. Januar 2012
Die Blockdiagramme stammen aus einem nVidia-Präsentation und enthalten demzufolge noch einiges mehr an Informationen. Den Link zu dieser Präsentation sowie die Diskussion dazu kann man sich in unserem Forum [10] geben.
Verweise:
[1] http://we.pcinlife.com/thread-1815445-1-1.html
[2] http://de.wikipedia.org/wiki/DARPA
[3] http://www.3dcenter.org/dateien/abbildungen/nVidia-Echelon-ExeScale-Diagramm1.jpg
[4] http://www.3dcenter.org/abbildung/blockdiagramm-zu-nvidias-echelon-architektur-1
[5] http://www.3dcenter.org/dateien/abbildungen/nVidia-Echelon-ExeScale-Diagramm2.jpg
[6] http://www.3dcenter.org/abbildung/blockdiagramm-zu-nvidias-echelon-architektur-2
[7] http://www.3dcenter.org/dateien/abbildungen/nVidia-Echelon-ExeScale-Diagramm3.jpg
[8] http://www.3dcenter.org/abbildung/blockdiagramm-zu-nvidias-echelon-architektur-3
[9] http://www.forum-3dcenter.org/vbulletin/showthread.php?t=519964
[10] http://www.forum-3dcenter.org/vbulletin/showthread.php?p=9116949#post9116949